उन्नत प्याकेजिङका लागि आधारभूत शब्दावली

उन्नत प्याकेजिङ 'मूर भन्दा धेरै' युगको प्राविधिक हाइलाइटहरू मध्ये एक हो।चिपहरू प्रत्येक प्रक्रिया नोडमा लघुकरण गर्न बढ्दो कठिन र महँगो हुँदै जाँदा, इन्जिनियरहरूले धेरै चिपहरू उन्नत प्याकेजहरूमा राखिरहेका छन् ताकि तिनीहरूले तिनीहरूलाई संकुचित गर्न संघर्ष गर्नुपर्दैन।यस लेखले उन्नत प्याकेजिङ प्रविधिमा प्रयोग हुने १० सबैभन्दा सामान्य शब्दहरूको संक्षिप्त परिचय प्रदान गर्दछ।

2.5D प्याकेजहरू

2.5D प्याकेज परम्परागत 2D IC प्याकेजिङ प्रविधिको उन्नति हो, जसले फाइन लाइन र स्पेस उपयोगको लागि अनुमति दिन्छ।2.5D प्याकेजमा, बेयर डाइहरू स्ट्याक गरिन्छ वा सिलिकन मार्फत viaas (TSVs) को साथ इन्टरपोजर तहको शीर्षमा छेउमा राखिन्छ।आधार, वा इन्टरपोजर तहले चिपहरू बीच जडान प्रदान गर्दछ।

2.5D प्याकेज सामान्यतया उच्च-अन्त ASICs, FPGAs, GPUs र मेमोरी क्यूबहरूको लागि प्रयोग गरिन्छ।2008 ले Xilinx ले आफ्नो ठूला FPGA लाई उच्च उपजको साथ चार साना चिपहरूमा विभाजन गरेको र तिनीहरूलाई सिलिकन इन्टरपोजर तहमा जडान गरेको देख्यो।2.5D प्याकेजहरू यसरी जन्मिएका थिए र अन्ततः उच्च ब्यान्डविथ मेमोरी (HBM) प्रोसेसर एकीकरणको लागि व्यापक रूपमा प्रयोग भयो।

2.5D प्याकेजको रेखाचित्र

3D प्याकेजिङ

थ्रीडी आईसी प्याकेजमा, ठूला सिस्टम-अन-चिपहरू (SoCs) निर्माण गर्ने आवश्यकतालाई हटाउँदै, तर्कको डाई सँगै वा भण्डारण डाइको साथ स्ट्याक गरिएको छ।डाइहरू सक्रिय इन्टरपोजर तहद्वारा एकअर्कासँग जोडिएका हुन्छन्, जबकि 2.5D IC प्याकेजहरूले इन्टरपोजर तहमा कम्पोनेन्टहरू स्ट्याक गर्न कन्डक्टिभ बम्पहरू वा TSVs प्रयोग गर्छन्, 3D IC प्याकेजहरूले TSVs प्रयोग गरेर सिलिकन वेफर्सका बहु तहहरू जोड्छन्।

TSV टेक्नोलोजी 2.5D र 3D IC प्याकेजहरू दुवैमा सक्षम गर्ने प्रमुख प्रविधि हो, र अर्धचालक उद्योगले 3D IC प्याकेजहरूमा DRAM चिपहरू उत्पादन गर्न HBM प्रविधि प्रयोग गरिरहेको छ।

3D प्याकेजको क्रस-सेक्शनल दृश्यले देखाउँछ कि सिलिकन चिपहरू बीचको ठाडो अन्तरसम्बन्ध धातु तामा TSVs मार्फत प्राप्त हुन्छ।

चिपलेट

Chiplets 3D IC प्याकेजिङ्गको अर्को रूप हो जसले CMOS र गैर-CMOS कम्पोनेन्टहरूको विषम एकीकरणलाई सक्षम बनाउँछ।अर्को शब्दमा, तिनीहरू साना SoCs हुन्, जसलाई chiplets पनि भनिन्छ, प्याकेजमा ठूला SoCs भन्दा।

ठूलो SoC लाई सानो, साना चिप्समा विभाजन गर्दा एकल बेयर डाइ भन्दा उच्च उत्पादन र कम लागत प्रदान गर्दछ।चिपलेटहरूले डिजाइनरहरूलाई कुन प्रक्रिया नोड प्रयोग गर्ने र यसलाई निर्माण गर्न कुन प्रविधि प्रयोग गर्ने भनेर विचार नगरी IP को विस्तृत दायराको फाइदा लिन अनुमति दिन्छ।तिनीहरूले चिप निर्माण गर्न सिलिकन, गिलास र ल्यामिनेटहरू सहित सामग्रीको विस्तृत दायरा प्रयोग गर्न सक्छन्।

Chiplet-आधारित प्रणालीहरू मध्यस्थ तहमा बहु चिपलेटहरू मिलेर बनेका हुन्छन्

फ्यान आउट प्याकेजहरू

फ्यान आउट प्याकेजमा, "जडान" लाई थप बाह्य I/O प्रदान गर्न चिपको सतहबाट फ्यान गरिएको छ।यसले एक इपोक्सी मोल्डिंग सामग्री (EMC) प्रयोग गर्दछ जुन पूर्ण रूपमा डाइमा इम्बेड गरिएको छ, वेफर बम्पिङ, फ्लक्सिङ, फ्लिप-चिप माउन्टिङ, क्लिनिङ, तल स्प्रेइङ र क्युरिङ जस्ता प्रक्रियाहरूको आवश्यकतालाई हटाउँदै।तसर्थ, कुनै मध्यस्थ तहको आवश्यकता पर्दैन, विषम एकीकरणलाई धेरै सजिलो बनाउँदै।

फ्यान-आउट टेक्नोलोजीले अन्य प्याकेज प्रकारहरू भन्दा धेरै I/O भएको सानो प्याकेज प्रदान गर्दछ, र 2016 मा एप्पलले आफ्नो 16nm एप्लिकेसन प्रोसेसर र मोबाइल DRAM लाई iPhone को लागि एउटै प्याकेजमा एकीकृत गर्न TSMC को प्याकेजिङ प्रविधि प्रयोग गर्न सक्षम हुँदा यो टेक्नोलोजी स्टार थियो। ७।

फ्यान-आउट प्याकेजिङ

फ्यान-आउट वेफर स्तर प्याकेजिङ (FOWLP)

FOWLP टेक्नोलोजी वेफर-लेभल प्याकेजिङ्ग (WLP) मा सुधार हो जसले सिलिकन चिप्सका लागि थप बाह्य जडानहरू प्रदान गर्दछ।यसमा चिपलाई इपोक्सी मोल्डिङ सामग्रीमा इम्बेड गर्ने र त्यसपछि वेफर सतहमा उच्च घनत्व पुनर्वितरण तह (RDL) निर्माण गर्ने र पुनर्गठित वेफर बनाउन सोल्डर बलहरू लागू गर्ने समावेश छ।

FOWLP ले प्याकेज र एप्लिकेसन बोर्डको बीचमा ठूलो संख्यामा जडानहरू प्रदान गर्दछ, र सब्सट्रेट डाइ भन्दा ठूलो भएकोले, डाइ पिच वास्तवमा अधिक आरामदायी छ।

FOWLP प्याकेजको उदाहरण

विषम एकीकरण

उच्च-स्तर सम्मेलनहरूमा अलग-अलग रूपमा निर्मित विभिन्न घटकहरूको एकीकरणले कार्यक्षमता बढाउन र अपरेटिङ विशेषताहरू सुधार गर्न सक्छ, त्यसैले सेमीकन्डक्टर कम्पोनेन्ट निर्माताहरूले एकल विधानसभामा विभिन्न प्रक्रिया प्रवाहहरूसँग कार्यात्मक कम्पोनेन्टहरू संयोजन गर्न सक्षम छन्।

विषम एकीकरण प्रणाली-इन-प्याकेज (SiP) सँग मिल्दोजुल्दो छ, तर एकल सब्सट्रेटमा धेरै बेयर डाइजहरू संयोजन गर्नुको सट्टा, यसले एकल सब्सट्रेटमा चिपलेटको रूपमा बहु ​​आईपीहरू संयोजन गर्दछ।विषम एकीकरणको आधारभूत विचार एउटै प्याकेजमा विभिन्न प्रकार्यहरूसँग धेरै कम्पोनेन्टहरू संयोजन गर्नु हो।

विषम एकीकरणमा केही प्राविधिक निर्माण ब्लकहरू

HBM

HBM एक मानकीकृत स्ट्याक भण्डारण प्रविधि हो जसले स्ट्याक भित्र र मेमोरी र तार्किक कम्पोनेन्टहरू बीच डाटाको लागि उच्च ब्यान्डविथ च्यानलहरू प्रदान गर्दछ।HBM प्याकेजहरूले मेमोरी डाइ स्ट्याक गर्छन् र थप I/O र ब्यान्डविथ सिर्जना गर्न TSV मार्फत तिनीहरूलाई एकसाथ जोड्छन्।

HBM एक JEDEC मानक हो जसले अनुप्रयोग प्रोसेसरहरू, GPUs र SoCs सँगसँगै प्याकेज भित्र DRAM कम्पोनेन्टहरूको धेरै तहहरू ठाडो रूपमा एकीकृत गर्दछ।HBM मुख्य रूपमा उच्च-अन्त सर्भरहरू र नेटवर्किङ चिपहरूको लागि 2.5D प्याकेजको रूपमा लागू गरिएको छ।HBM2 रिलीजले अब प्रारम्भिक HBM रिलीजको क्षमता र घडी दर सीमाहरूलाई सम्बोधन गर्दछ।

HBM प्याकेजहरू

मध्यवर्ती तह

इन्टरपोजर तह भनेको कन्ड्युट हो जसको माध्यमबाट प्याकेजमा रहेको बहु-चिप बेयर डाइ वा बोर्डबाट विद्युतीय संकेतहरू पारित गरिन्छ।यो सकेट वा कनेक्टरहरू बीचको विद्युतीय इन्टरफेस हो, जसले संकेतहरूलाई अझ टाढा प्रचार गर्न अनुमति दिन्छ र बोर्डमा अन्य सकेटहरूमा पनि जडान गर्दछ।

इन्टरपोजर तह सिलिकन र जैविक सामग्रीबाट बनेको हुन सक्छ र बहु-डाइ डाइ र बोर्ड बीचको पुलको रूपमा कार्य गर्दछ।सिलिकन इन्टरपोजर लेयरहरू उच्च फाइन पिच I/O घनत्व र TSV गठन क्षमताहरू भएको प्रमाणित टेक्नोलोजी हो र 2.5D र 3D IC चिप प्याकेजिङ्गमा मुख्य भूमिका खेल्छ।

विभाजन गरिएको मध्यवर्ती तहको प्रणालीको सामान्य कार्यान्वयन

पुनर्वितरण तह

पुन: वितरण तहले प्याकेजको विभिन्न भागहरू बीचको विद्युतीय जडानहरू सक्षम पार्ने तामा जडान वा पङ्क्तिबद्धताहरू समावेश गर्दछ।यो धातु वा पोलिमेरिक डाइइलेक्ट्रिक सामग्रीको एक तह हो जुन प्याकेजमा बेयर डाइको साथ स्ट्याक गर्न सकिन्छ, यसरी ठूला चिपसेटहरूको I/O स्पेसिङ घटाउँछ।पुनर्वितरण तहहरू 2.5D र 3D प्याकेज समाधानहरूको अभिन्न अंग बनेका छन्, जसले तिनीहरूमा रहेका चिपहरूलाई मध्यस्थ तहहरू प्रयोग गरेर एकअर्कासँग सञ्चार गर्न अनुमति दिन्छ।

पुनर्वितरण तहहरू प्रयोग गरी एकीकृत प्याकेजहरू

TSV

TSV 2.5D र 3D प्याकेजिङ्ग समाधानहरूको लागि एउटा प्रमुख कार्यान्वयन प्रविधि हो र यो तामाले भरिएको वेफर हो जसले सिलिकन वेफर डाइ मार्फत ठाडो अन्तरसम्बन्ध प्रदान गर्दछ।यो बिजुली जडान प्रदान गर्न सम्पूर्ण डाई मार्फत दौडन्छ, डाइको एक छेउबाट अर्को छेउमा सबैभन्दा छोटो बाटो बनाउँछ।

थ्रु-होल वा वियासहरू वेफरको अगाडिको छेउबाट निश्चित गहिराइमा कोरिन्छन्, जुन त्यसपछि इन्सुलेट गरिन्छ र प्रवाहक सामग्री (सामान्यतया तामा) जम्मा गरेर भरिन्छ।एकपटक चिप बनाइसकेपछि, TSV इन्टरकनेक्ट पूरा गर्नको लागि भियास र वेफरको पछाडिको भागमा जम्मा गरिएको धातुलाई पर्दाफास गर्न यसलाई वेफरको पछाडिको भागबाट पातलो गरिन्छ।